Qualcomm เปิดตัว HBC Gen 1 ให้แบนด์วิธ 133 TB/s ด้วย LPDDR 3‑D stacking

Qualcomm เปิดตัวโซลูชันหน่วยความจำ‑คอมพิวท์แบบใหม่ชื่อ High Bandwidth Compute (HBC) ที่ใช้การซ้อนชั้นของ LPDDR ผ่านเทคโนโลยี through‑silicon vias (TSV) เพื่อให้ได้แบนด์วิธระดับสูงกว่าและประหยัดพลังงานมากกว่า **High Bandwidth Memory (HBM) รุ่นปัจจุบัน การพัฒนานี้สำคัญต่อการออกแบบเครื่องเร่ง AI ที่ต้องการความเร็วในการเคลื่อนย้ายข้อมูลสูงโดยไม่เพิ่มภาระไฟฟ้าให้กับระบบโดยรวม

Overview

เทคโนโลยี HBC ของ Qualcomm ถูกออกแบบให้ทำหน้าที่เป็น “memory‑compute hybrid” ซึ่งหมายความว่าหน่วยความจำและการประมวลผลจะถูกผสานเข้าด้วยกันในโครงสร้างเดียว แทนที่จะใช้ HBM ที่มักจะต้องมีชิปโลจิกแยกออกมาจัดการการส่งข้อมูล การเลือกใช้ LPDDR ซึ่งเป็นชิปหน่วยความจำแบบประหยัดพลังงาน ทำให้ HBC สามารถรักษาประสิทธิภาพแบนด์วิธในระดับเดียวกับ HBM แต่ใช้พลังงานน้อยลง

การประกาศครั้งนี้มาจากการที่ Qualcomm ตั้งเป้าหมายให้ HBC กลายเป็นแพลตฟอร์มมาตรฐานสำหรับเครื่องเร่ง AI หลายรุ่น โดยเริ่มจากการนำไปใช้ใน AI250 accelerator ซึ่งคาดว่าจะเริ่มจำหน่ายในช่วงกลางปี 2027 การเปลี่ยนแปลงจากโครงสร้าง HBM ไปสู่ HBC จึงอาจเป็นก้าวสำคัญในการลดต้นทุนพลังงานของศูนย์ข้อมูลและอุปกรณ์ฝังตัวที่ต้องทำงานกับ AI อย่างต่อเนื่อง

Architecture & Technical Details

โครงสร้างของ HBC ประกอบด้วยชั้น LPDDR ที่ซ้อนกันหลายชั้นในแนวตั้ง 3‑D พร้อมเชื่อมต่อโดย TSV ซึ่งเป็นช่องสัญญาณไฟฟ้าขนาดเล็กที่ฝังอยู่ในซิลิกอน การจัดวางแบบนี้ทำให้ข้อมูลสามารถเคลื่อนที่ได้โดยตรงระหว่างชั้นหน่วยความจำและดายที่ทำหน้าที่ประมวลผล (compute die)

• Compute die ทำหน้าที่เป็นฐานของ HBC โดยรองรับการประมวลผลใกล้หน่วยความจำ (near‑memory compute) เพื่อลดระยะเวลาการส่งข้อมูลไป‑กลับระหว่าง CPU หลักกับหน่วยความจำ
• LPDDR layers ถูกจัดเรียงเป็นหลายชั้นโดยใช้ TSV เชื่อมต่อ ทำให้สามารถเข้าถึงแบนด์วิธรวมสูงได้โดยไม่เพิ่มความซับซ้อนของการเดินสายภายในชิป

แนวคิดนี้คล้ายกับที่ HBM4 ใช้โดยมีดายโลจิกเป็นฐานเพื่อบูรณาการการคำนวณด้านล่างหน่วยความจำ อย่างไรก็ตาม HBC เน้นการใช้ชิป LPDDR ที่มีการใช้พลังงานต่ำกว่า DDR ปกติ ทำให้การเคลื่อนย้ายข้อมูลมีประสิทธิภาพต่อวัตต์สูงกว่า

Performance Metrics

Qualcomm รายงานว่า HBC Gen 1 บน AI250 accelerator สามารถทำแบนด์วิธได้ถึง 133 TB/s ซึ่งเป็นการเพิ่มขึ้น 18 เท่า เมื่อเทียบกับการใช้ LPDDR5X บน AI200 card รุ่นก่อนหน้า นอกจากนี้ยังมีการอ้างว่า HBC ให้ 6× เพิ่มประสิทธิภาพแบนด์วิธต่อวัตต์เมื่อเทียบกับสเปคของ HBM** (คาดว่าเป็น HBM4)

การบรรลุแบนด์วิธระดับนี้ทำให้เครื่องเร่ง AI สามารถทำงานกับโมเดลที่มีขนาดใหญ่และความซับซ้อนได้เร็วขึ้นโดยไม่ต้องเพิ่มการใช้ไฟฟ้าในระดับเดียวกัน การเพิ่มประสิทธิภาพเช่นนี้มีความสำคัญต่อการขยายการใช้งาน AI ในอุปกรณ์ขนาดเล็กหรือในศูนย์ข้อมูลที่ต้องควบคุมค่าไฟฟ้า

Roadmap & Product Timeline

ตามข้อมูลที่ Qualcomm ให้ไว้ HBC Gen 1 จะเริ่มจำหน่ายพร้อมกับ AI250 accelerator ในกลางปี 2027 ซึ่งหมายความว่าผู้ผลิตอุปกรณ์ AI จะต้องรอคอยประมาณ 4‑5 ปีจากการประกาศเพื่อให้เทคโนโลยีนี้เข้าสู่ตลาดจริง

บริษัทยังเปิดเผยแผนพัฒนา HBC Gen 2 ที่คาดว่าจะให้แบนด์วิธเพิ่มขึ้นอย่างมีนัยสำคัญ แม้ไม่มีตัวเลขที่ชัดเจน แต่การสัญญาว่าจะมี “การเพิ่มประสิทธิภาพที่สำคัญ” แสดงให้เห็นว่า Qualcomm มีแนวทางการต่อยอดเทคโนโลยีนี้เพื่อรองรับความต้องการของโมเดล AI ที่ใหญ่ขึ้นในอนาคต

Industry Impact

การนำ HBC ไปใช้แทน HBM อาจเปลี่ยนโฉมหน้าตลาดหน่วยความจำสำหรับ AI อย่างมีนัยสำคัญ เนื่องจากการใช้ LPDDR ที่ประหยัดพลังงานสามารถลดค่าใช้จ่ายด้านไฟฟ้าและความร้อนที่ต้องจัดการในศูนย์ข้อมูลได้ หากเทคโนโลยีนี้ได้รับการยอมรับอย่างกว้างขวาง นักพัฒนาอาจปรับเปลี่ยนสถาปัตยกรรมของเครื่องเร่ง AI ให้พึ่งพา “near‑memory compute” มากขึ้น

ในมุมมองของผู้ผลิตชิป การที่ Qualcomm สามารถสร้างโซลูชันที่รวมคอมพิวท์และหน่วยความจำในชิปเดียวอาจเป็นแรงจูงใจให้คู่แข่งพิจารณาแนวทางเดียวกัน หรือพัฒนาการเชื่อมต่อ TSV ที่มีประสิทธิภาพสูงยิ่งขึ้น นอกจากนี้ การลดอัตราการใช้พลังงานต่อแบนด์วิธอาจช่วยให้ผู้ใช้ปลายทาง—ตั้งแต่ศูนย์ข้อมูลขนาดใหญ่จนถึงอุปกรณ์ IoT—สามารถทำงานกับโมเดล AI ที่ต้องการแบนด์วิธสูงโดยไม่ต้องกังวลเรื่องการจัดการความร้อน

Summary

Qualcomm ประกาศความสำเร็จของ HBC Gen 1 ที่ให้แบนด์วิธ 133 TB/s พร้อมอัตราการใช้พลังงานต่อแบนด์วิธที่ดีกว่า HBM ถึง 6× และคาดว่าจะเริ่มจำหน่ายกับ AI250 accelerator** ในกลางปี 2027 การพัฒนาเทคโนโลยีนี้อาจเป็นก้าวสำคัญในการเปลี่ยนโฉมหน้าตลาดหน่วยความจำ‑คอมพิวท์สำหรับ AI ในอนาคต.